Sede di lavoro: DEIS (Dipartimento di Elettronica, Informatica e sistemistica - Università di Bologna).

Durata: 6-8 mesi.

Le tesi permettono di acquisire manualità con i principali linguaggi di descrizione hardware (VHDL, System C, Verilog), nonchè con i tool di sintesi e di stima del consumo di potenza dei circuiti integrati (Synopsys Design Compiler e Power Compiler).
Per i loro contenuti, le tesi consentono di entrare nel vivo della ricerca sulle problematiche legate alle interconnessioni e alle architetture di comunicazione dei futuri sistemi su singolo chip, che hanno proprio nelle prestazioni e nel consumo di potenza delle interconnessioni il loro maggiore punto critico.


Requisiti:

  • Familiarità con il linguaggio C.
  • Vivo interesse per tematiche di ricerca sui circuiti integrati sub-micreometrici.


  • Sono inoltre desiderabili anche se non indispensabili le seguenti competenze:

  • Conoscenza di linguaggi di descrizione hardware di alto livello (VHDL, Verilog).
  • Esperienza di utilizzo dei sistemi operativi Linux-Unix.


  • Per informazioni rivolgersi a:

    Ing. Davide Bertozzi (tel. 051-2093784) dbertozzi@deis.unibo.it Prof. Luca Benini (tel. 051-2093782) lbenini@deis.unibo.it Return to previous page

    [Home Page] [People] [Publications] [Research Activities] [Available Thesis] [Teaching (courses informations)]