

# **CARATTERIZZAZIONE DI UNO SWITCH PER NETWORK-ON-CHIP (NoC) AL VARIARE DELLA DIMENSIONE DEI PACCHETTI**

Ing. F. Angiolini

## **TIPO DI PROGETTO: \***

## **INTRODUZIONE**

I progressivi miglioramenti dei processi litografici permettono di inserire un numero crescente di dispositivi (processori, unità dedicate, memorie) su un singolo chip. Questo comporta crescenti requisiti di risorse di comunicazione per il funzionamento del sistema. Una risposta scalabile è data dalle Network-on-Chip (NoC), analoghe alle reti a commutazione di pacchetto (ad es. LAN, Internet) ma adattate per il funzionamento on-chip. Uno dei componenti chiave di una NoC è lo switch o router, che si occupa di instradare i pacchetti dalle proprie porte di ingresso a quelle di uscita secondo una opportuna politica di arbitraggio. Uno switch è configurabile in vari parametri: i principali sono numero di porte, dimensioni dei pacchetti, quantità di risorse di buffering.

## **OBIETTIVO**

Lo switch per NoC verrà fornito come componente già modellato e testato. Dato il contesto on-chip, sarà però indispensabile caratterizzarne alcuni parametri chiave: area su silicio, massima frequenza operativa, consumo di potenza dinamica. Il progetto prevede la caratterizzazione del dispositivo al variare del parametro “dimensione dei pacchetti”.

## **SVOLGIMENTO**

- Individuazione di un insieme di configurazioni di interesse per esplorare lo spazio di progetto (ad es., switch a 20, 26, 32, 64, ... bit, in corrispondenza di alcuni valori degli altri parametri dello switch)
- Sintesi delle varie istanze dello switch tramite un flusso ben collaudato che porta alla definizione di opportune “netlist” (reti di gate elementari appartenenti ad una specifica libreria tecnologica)
- Placement&routing (disposizione delle netlist su un “floorplan”, in modo da poter conoscere la lunghezza dei fili di interconnessione). Risultati: area e massima frequenza operativa
- Simulazione in presenza di varie quantità di traffico in ingresso, in modo da correlare il traffico iniettato ad una percentuale di switching activity dei gate
- Analisi all'interno di un apposito tool per la stima del consumo di potenza. Risultato: dissipazione di potenza dinamica
- Estrapolazione di un modello che correli i risultati di sintesi al parametro indipendente

## **PREREQUISITI**

E' utile, ma non indispensabile, la conoscenza di linguaggi di descrizione dell'hardware (VHDL, Verilog) e del flusso di sintesi da questi linguaggi verso un'implementazione su chip.

## **INFORMAZIONI ADDIZIONALI**

Il progetto può essere convertito in un progetto di impegno \*\* integrandolo con almeno uno degli altri progetti di caratterizzazione degli switch.