

CROSS-COMPILAZIONE PER ARCHITETTURE VLIW

Ing. F. Angiolini

TIPO DI PROGETTO: **

INTRODUZIONE

Le architetture VLIW (Very Long Instruction Word) mirano ad ottimizzare il parallelismo nell'esecuzione del codice mappando più istruzioni ("slot") in una singola macroistruzione ("bundle") che possa essere eseguita in un solo ciclo di clock. La complessità nell'individuazione del parallelismo disponibile a livello di istruzione viene quindi trasferita dall'hardware al compilatore, che deve predisporre i bundle.

OBIETTIVO

Verranno forniti un modello di processore VLIW ed un compilatore. Entrambi sono stati progettati secondo le linee guida del progetto di ricerca Trimaran¹, ma non sono mai stati testati assieme. Obiettivo del progetto sarà ottenere una funzionalità almeno di base del complesso hardware/compilatore, che dovrà essere testata con un semplice benchmark, ed identificare le aree non ancora adeguatamente supportate nel modello di processore o nel compilatore.

SVOLGIMENTO

- Scrittura di un semplice benchmark di riferimento in C
- Compilazione con il compilatore fornito
- Esecuzione sul modello di CPU VLIW
- Individuazione di qualsiasi incompatibilità a livello di opcode non implementati, diversa larghezza dei campi operando, diversa dimensione del register file, problemi nel bundling delle istruzioni, ecc.
- Adattamento dell'hardware e/o del compilatore laddove possibile, e documentazione delle incompatibilità restanti

PREREQUISITI

E' richiesta una discreta familiarità con il concetto di compilatore, di linguaggio Assembler, di microprocessore ed eventualmente di architettura VLIW.

INFORMAZIONI ADDIZIONALI

[1] Trimaran Instruction-Level Parallelism Research Project,
<http://www.trimaran.org>