


## Quality-of-Service per Network-on-Chip

### Scenario

Le Network-on-Chip (NoC) sono considerate la colonna portante dei chip integrati della prossima generazione. Le Network-on-Chip promettono di risolvere alcuni dei più pressanti problemi di integrazione di chip con decine o centinaia di cores: interoperabilità di cores eterogenei, disponibilità di banda, bassa latenza, wiring efficiente e veloce.

Uno dei problemi più pressanti che le NoC non hanno completamente risolto, tuttavia, è la fornitura di una appropriata Quality-of-Service (QoS). I cores integrati on-chip spesso richiedono garanzie in termini di banda e latenza, e queste garanzie possono cambiare dinamicamente a seconda dell'applicazione in esecuzione (ad es. decodifica di un flusso video piuttosto che trasmissione Bluetooth, ecc.). È essenziale che una NoC possa essere progettata e riconfigurata per soddisfare questi requisiti.



### Obiettivo del progetto

Scopo del progetto è la progettazione, realizzazione e caratterizzazione di un sistema di regolazione della banda iniettabile in una NoC da un core on-chip. Questo componente, associato ad opportuni tool di progetto della NoC, può essere impiegato per ottimizzare la QoS della rete nel complesso.

### Passi Implementativi

La realizzazione del progetto attraversa diversi passi, che possono essere considerati punti di verifica dell'andamento del lavoro al termine dei quali (ma non solo) è consigliato un confronto con i responsabili del progetto:

- a) Sviluppo del regolatore di banda.
- b) Caratterizzazione delle prestazioni di sistema quando il regolatore viene impiegato in un sistema progettato con appositi tool.
- c) Caratterizzazione delle prestazioni di sistema al variare dei parametri operativi (banda iniettabile).
- d) Supporto per la riprogrammabilità a runtime del regolatore.

### Aspetti Formativi

La scelta di questi progetti è consigliata a chi vuole acquisire esperienza:

- nella progettazione a livello RTL (Register Transfer Level)
- nell'utilizzo di linguaggi di descrizione dell'hardware, in particolare Verilog e/o SystemC
- nella simulazione di sistema in una piattaforma di simulazione SystemC e/o in tool dedicati (ModelSim)
- nella progettazione e caratterizzazione di Network-on-Chip
- nell'ambito più generale della Design Automation: tool CAD per la progettazione assistita dell'hardware

### References

L. Benini, G. De Micheli, G., "Networks on Chips: Technology and Tools", *Morgan Kaufmann*, 2006.

### Tutor:

Ing. Igor Loi  
Ing. Federico Angiolini

[igor.loi@unibo.it](mailto:igor.loi@unibo.it)  
[federico.angiolini@unibo.it](mailto:federico.angiolini@unibo.it)